電流モードロジック (CML) 回路

高速で低消費電力のデジタル回路設計に利用される電流モードロジック（CML）について解説。この記事ではCML回路の原理、設計、利点、および応用に迫ります。

電流モードロジック (CML) 回路の概要

電流モードロジック（CML）は、デジタル回路設計で使用される一種の回路技術です。CMLは高速かつ低消費電力のアプリケーションに適しており、特にアナログとデジタルの電気信号を介して通信する高速シリアルリンクや、周波数の高い信号を扱う電子回路でよく使用されます。この技術の主要な特徴は、論理演算を行う際に電圧変化ではなく電流変化を利用する点にあります。

電流モードロジック（CML）の原理

CML回路の基本的な構成要素は、差動ペアとも呼ばれるトランジスタの対です。差動ペアは２つの入力間の電圧差に基づいて動作し、出力として電流の差を生み出します。通常、このような回路は絶えず固定のバイアス電流で供給され、電流が超えることのない特定の範囲内で動作します。

この操作の利点は、電流がトランジスタを速やかにスイッチングさせることができるため、電圧モード論理（VML）よりも速く動作する可能性がある点にあります。また、信号の伝達に伴う電圧の変動が小さいため、電磁干渉（EMI）が少なく、より信頼性の高い通信が可能となります。

CML回路の設計

CML回路の設計は、Differential Pair（差動ペア）と呼ばれる２つのトランジスタを中核に行われます。これらのトランジスタは同一のバイアス電流源に接続され、そのバイアス電流によって制御されるように設計されます。入力信号は差動ペアに適用され、一方のトランジスタを開き、もう一方を閉じることで出力電流をスイッチします。

出力電流の値は通常、抵抗を介して測定されます。この抵抗を経由する電流による電圧降下が出力電圧となります。このとき、出力電圧は次のような関係で与えられます。

\[ V_{\text{out}} = I_{\text{out}} * R_{\text{load}} \]

ここで、\( I_{\text{out}} \)は出力電流、\( R_{\text{load}} \)は負荷抵抗の値です。結果として、CML回路では電流の変化により出力電圧の変化が生じ、論理レベルを表現することになります。

CML回路の利点

• 高速動作： 電流に基づいて信号を処理するため、電圧信号方式に比べてスイッチング速度が速くなります。
• 低電磁干渉（EMI）： 信号電圧のスイングが小さいため、周囲の電子機器への干渉が少ないです。
• 低消費電力： 電流制御方式により、無駄な電力消費を減少できます。

CML回路の応用

CML回路は、光ファイバー通信、高速データリンク、アナログからデジタルへのデータ変換器（ADC）、デジタルからアナログへのデータ変換器（DAC）など、多くの最先端技術に用いられています。特に高速シリアルデータ伝送において、CMLはその効率と信頼性から重宝されています。